欧美国产综合_久久精品国产久久男男 -婷婷久久亚洲综合国产综合区在线视频 |国产精品自在在线午夜福利

商業(yè)應(yīng)用利用從3 MHz到30 GHz以上的高頻帶。其中包括電視，F(xiàn)M收音機(jī)，射電天文學(xué)，手機(jī)，Wi-Fi等。上述應(yīng)用中的各種產(chǎn)品都使用高頻印刷電路板（PCB）。PCB的低生產(chǎn)成本使其對(duì)現(xiàn)代電子設(shè)備制造商具有吸引力。但是，數(shù)量較少時(shí)，每塊板的價(jià)格可能會(huì)更高。

為了獲得更好，更快的PCB，設(shè)計(jì)人員在設(shè)計(jì)電路板時(shí)需要注意三個(gè)主要領(lǐng)域：建筑材料，組件互連和走線布局。

建筑材料

在PCB的設(shè)計(jì)過(guò)程中，設(shè)計(jì)人員主要考慮PCB材料的兩個(gè)主要特征。其中之一是介電常數(shù)，另一個(gè)是損耗角正切。介電常數(shù)會(huì)影響信號(hào)通過(guò)電路板的速度。損耗角正切是指由于材料內(nèi)的吸收而丟失的信號(hào)量。盡管FR4是用于構(gòu)造低頻電路的常用材料，但對(duì)于使用頻率超過(guò)1 GHz的那些，仍需要更多優(yōu)質(zhì)材料。

組件互動(dòng)

對(duì)于高頻板的設(shè)計(jì)者來(lái)說(shuō)，考慮元件與PCB之間的連接點(diǎn)非常重要。例如，將焊盤(pán)放置在接地平面上可以充當(dāng)電容器。表面貼裝器件（SMD）的使用具有較小的結(jié)構(gòu)特征和引線長(zhǎng)度，因此可以在很大程度上解決該問(wèn)題。但是，隨著頻率的增加，包括SMD形式在內(nèi)的無(wú)源元件可能具有非理想特性。設(shè)計(jì)人員必須考慮到這一點(diǎn)并補(bǔ)償這些特性。

跡線布局

一旦設(shè)計(jì)師令人滿意地確定了建筑材料和組件的選擇，他/她就必須以在低功率環(huán)境下實(shí)現(xiàn)高速運(yùn)行為目標(biāo)。這涉及：

●最小化車(chē)載噪聲的產(chǎn)生

●最小化走線之間的串?dāng)_

●減少地面反彈的影響

●阻抗匹配

●正確的信號(hào)線端接

最小化噪聲的產(chǎn)生

減少噪聲有兩個(gè)主要方面。其中之一是整個(gè)板上的電源分配，另一個(gè)涉及電源噪聲過(guò)濾。

為了在整個(gè)PCB上分配電源，設(shè)計(jì)人員可以使用電源平面或電源總線網(wǎng)絡(luò)。通常，多層PCB上的電源層由兩個(gè)或多個(gè)將Vcc和GND承載到設(shè)備的金屬層組成。由于電源平面幾乎覆蓋了PCB的整個(gè)區(qū)域，因此這些平面的DC電阻較低。因此，電源平面在將Vcc電平平均分配給所有設(shè)備的同時(shí)使其保持恒定。它還提供了噪聲保護(hù)，極高的電流吸收能力以及對(duì)PCB承載的信號(hào)的良好屏蔽。

電源平面的替代方案是電源總線，該電源總線由兩個(gè)或多個(gè)將Vcc和GND承載到設(shè)備的寬金屬走線組成。由于這種方法比電源平面便宜，因此兩層PCB經(jīng)常使用它們。使用電源總線網(wǎng)絡(luò)進(jìn)行設(shè)計(jì)時(shí)，設(shè)計(jì)人員需要確保走線寬度盡可能寬。但是，與電源平面相比，電源總線網(wǎng)絡(luò)的直流電阻要低得多。

分離承載模擬和數(shù)字電源的平面和電源總線有助于最大程度地減少機(jī)載噪聲的產(chǎn)生，因?yàn)檫@會(huì)阻止兩者之間的相互作用。但是，全數(shù)字系統(tǒng)可能沒(méi)有單獨(dú)的模擬電源平面，添加新的電源平面可能變得非常昂貴，除非設(shè)計(jì)人員在現(xiàn)有層上創(chuàng)建了分區(qū)的島或分離平面。

雖然建議在系統(tǒng)上的模擬電源和數(shù)字電源之間分開(kāi)這些平面，但在兩種電路類(lèi)型之間仍可能存在一些不必要的相互作用。以下建議可能有助于減少噪聲的產(chǎn)生：

●通過(guò)為模擬電源使用單獨(dú)的電源板來(lái)平均分配電源。請(qǐng)勿使用走線或多個(gè)信號(hào)層布線電源。

●在電源平面附近使用接地平面通常有助于減少電源產(chǎn)生的噪聲。

●僅將模擬組件放置在模擬接地平面上，將數(shù)字組件放置在數(shù)字接地平面上。

●使用鐵氧體磁珠將模擬電源線與數(shù)字電源線隔離。

最小化跡線之間的交互

平行走線之間信號(hào)的不必要耦合會(huì)導(dǎo)致串?dāng)_。設(shè)計(jì)人員通過(guò)適當(dāng)?shù)牟季€，并在層堆疊中使用微帶線和帶狀線布局，將串?dāng)_降至最低。

當(dāng)被迫使用彼此相鄰的兩個(gè)信號(hào)層時(shí)，設(shè)計(jì)人員通過(guò)將一層中的所有走線都與下一層中的走線成角度地布線，從而將串?dāng)_降至最低。他們?yōu)槭勾當(dāng)_最小化而采用的其他技術(shù)是使信號(hào)層與其相鄰平面之間的距離最小化，以及增加兩個(gè)信號(hào)層之間的距離。

以下建議可幫助設(shè)計(jì)人員減少帶狀線或微帶線布局中的串?dāng)_：

保持信號(hào)線之間的最大空間-盡可能地限制布線。一般的經(jīng)驗(yàn)法則是將信號(hào)線間隔至少三倍于電介質(zhì)高度或四倍于走線寬度。

保持傳輸線的導(dǎo)體盡可能靠近其接地平面，以使其緊密耦合至接地平面，并將其與相鄰信號(hào)去耦。

關(guān)鍵網(wǎng)絡(luò)可以通過(guò)使用差分路由技術(shù)受益。這可能需要匹配每個(gè)跡線的長(zhǎng)度和回轉(zhuǎn)度。

對(duì)于實(shí)質(zhì)性的耦合，可能有助于在不同的層上路由相互垂直的單個(gè)信號(hào)。

對(duì)于單端信號(hào)，最小化并行游程長(zhǎng)度有助于減少串?dāng)_。使用短的并行部分進(jìn)行布線，并避免走線之間的長(zhǎng)耦合部分。

如果無(wú)法更改兩條走線之間的間距，則將走線與接地層之間的距離減小到10密耳以下可以幫助減少串?dāng)_。

減少地面反彈的影響

使用更快的數(shù)字設(shè)備并減少輸出切換時(shí)間，設(shè)備輸出會(huì)在釋放負(fù)載電容時(shí)表現(xiàn)出更高的瞬態(tài)電流。另外，可能有一個(gè)設(shè)備的多個(gè)輸出同時(shí)從邏輯高切換到邏輯低。同時(shí)向地下傾倒電流可能會(huì)暫時(shí)升高地面的電勢(shì)，導(dǎo)致基準(zhǔn)發(fā)生變化，這種現(xiàn)象就是地面反彈。影響接地彈跳的主要條件包括負(fù)載電容，插座電感和同時(shí)開(kāi)關(guān)輸出的數(shù)量。

設(shè)計(jì)人員通過(guò)以下設(shè)計(jì)方法來(lái)減少地面反彈：

●將過(guò)孔放置在電容器焊盤(pán)附近，或在它們之間使用短而寬的走線

●使用從電源引腳到電源平面，孤島或去耦電容器的寬和短走線。這通過(guò)降低串聯(lián)電感來(lái)減小接地反彈的可能性，并且瞬態(tài)電壓從電源引腳到電源層下降。

●將每個(gè)接地引腳或過(guò)孔分別連接到接地層。菊花鏈導(dǎo)致共享接地路徑，從而增加了回路電流回路的電阻和電感

●按照IC制造商的建議添加去耦電容器。去耦電容必須盡可能靠近設(shè)備的電源和接地引腳。

●將開(kāi)關(guān)輸出移至盡可能靠近封裝接地引腳的位置

●避免上拉電阻，而使用更多的下拉電阻

●使用具有單獨(dú)的Vcc和GND平面的多層PCB，從而利用Vcc-GND平面的本征電容

●使用同步設(shè)計(jì)，因?yàn)檫@些不受同步開(kāi)關(guān)引腳的影響

●接地引腳和電源引腳之間的距離非常近，從而減小了互感，因?yàn)閮蓚€(gè)引腳的電流方向相反。

●通過(guò)在電容器焊盤(pán)上使用更大的過(guò)孔尺寸來(lái)最小化去耦電容器中的電感

●通過(guò)使用表面貼裝電容器來(lái)最小化引線電感

●使用有效串聯(lián)電阻較低的電容器

阻抗匹配和正確的信號(hào)線端接

沿著不匹配的阻抗線來(lái)回反射的信號(hào)會(huì)在負(fù)載接收器處產(chǎn)生振鈴。振鈴會(huì)導(dǎo)致接收器的誤觸發(fā)，因?yàn)樗鼤?huì)減小接收器的動(dòng)態(tài)范圍。設(shè)計(jì)人員通過(guò)使用適當(dāng)?shù)男盘?hào)線端接使源阻抗等于走線阻抗和負(fù)載阻抗來(lái)消除反射。

為了正確匹配阻抗并終止信號(hào)線，設(shè)計(jì)師可以通過(guò)以下方法來(lái)確保信號(hào)完整性：

●在時(shí)鐘傳輸線中不使用過(guò)孔，因?yàn)檫^(guò)孔會(huì)導(dǎo)致阻抗變化并產(chǎn)生反射

●保持筆直。不要使用直角彎曲，而應(yīng)使用弧形軌跡

●盡可能使用點(diǎn)對(duì)點(diǎn)時(shí)鐘走線，并端接時(shí)鐘信號(hào)以最大程度地減少反射

●使用外部設(shè)備緩沖負(fù)載并限制負(fù)載電容

●在每個(gè)開(kāi)關(guān)輸出處串聯(lián)增加10至27歐姆的電阻，以限制電流

●放置合適的終端電阻，并確保傳輸線和終端之間的阻抗匹配等于線路阻抗

●在參考平面內(nèi)夾層路由時(shí)鐘軌跡的層，以最大程度地降低噪聲

●將走線長(zhǎng)度保持在5 cm以下，將阻抗保持在65 ohms以下，并將金屬延遲保持在940 ps以下，將電感值保持在40 nH以下，將走線電容保持在20 pF以下，并將總電容保持在30 pF以下，特別是對(duì)于關(guān)鍵的高速布線。

結(jié)論

除了選擇合適的高頻材料外，設(shè)計(jì)師還可以采用很多更好的PCB布局來(lái)使其在高頻下正常工作。由于每個(gè)PCB都是唯一的，因此必須針對(duì)其應(yīng)用進(jìn)行定制設(shè)計(jì)。使用PCB CAD或設(shè)計(jì)套件軟件可以幫助設(shè)計(jì)人員，因?yàn)樵撥浖峁┝藦V泛的功能。